课程简介 Course Introduction

数字电路与逻辑设计是计算机类专业(包括计算机科学与技术、软件工程、网络工程)的重要专业基础课。该门课程既要分析经典的组合逻辑和时序逻辑电路的原理,又要兼顾数字器件的新发展以及由此产生的数字系统设计的新技术和新方法。

本课程的任务是让学生掌握数字逻辑电路分析与设计的基本方法,为数字计算机和其他数字系统的硬件分析与设计奠定坚实的基础。


教学大纲 Teaching Syllabus

《数字电路与逻辑设计》课程教学大纲

课程代码:8251931

课程总学时:56

课程学分:3.5

课程名称:数字电路与逻辑设计

英文名称:

Digital Circuits and Logic Design

适用专业:计算机科学与技术、软件工程、网络工程





一、课程性质与任务

数字电路与逻辑设计是计算机类专业(包括计算机科学与技术、软件工程、网络工程)的重要专业基础课。该门课程既要分析经典的组合逻辑和时序逻辑电路的原理,又要兼顾数字器件的新发展以及由此产生的数字系统设计的新技术和新方法。

本课程的任务是让学生掌握数字逻辑电路分析与设计的基本方法,为数字计算机和其他数字系统的硬件分析与设计奠定坚实的基础。

二、教学目的与要求

本课程将数字电子技术和数字逻辑的知识融为一体,力图是学生在掌握逻辑设计基本理论和方法的基础上,了解数字器件的更新换代对数字系统设计方法产生的重要影响,已经数字器件与数字系统设计方法的新发展趋势。学习本课程后,应达到如下要求:

加深对数字逻辑设计的基本知识、基本理论和基本逻辑器件的理解。

以小规模集成电路为基础,掌握组合逻辑电路和时序逻辑电路分析与设计的经典方法。

以常用中规模通用集成电路为例,掌握规模化集成电路在逻辑设计中的应用。

握低密度可编程逻辑器件(PROMPLAPAL)、复杂可编程逻辑器件(CPLD)、现场可编程门阵列(FPGA)的设计方法。

综合运用该课程所学知识,进行实际问题设计。

三、教学重点与难点

教学重点:数制与编码,逻辑代数基础,组合逻辑电路分析与设计,同步时序逻辑电路分析与设计,中规模集成电路的逻辑设计和应用,可编程逻辑器件。

教学难点:逻辑代数的变换和化简,组合逻辑电路设计,触发器结构及应用,同步时序逻辑电路的设计,二进制并行加法器,译码器,集成计数器等应用,可编程逻辑器件的原理等。

四、教学方法与手段

全面引入逻辑设计理念,以讲授理论为主,结合课堂练习、典型错误分析、课外作业等进行教学,在教学过程中,用多媒体手段展示教学内容与程序执行过程,通过板书教学程序设计的思维过程;实验部分在另外单独课程由学生独立完成。

五、教学内容与目标

教学内容

教学目标

(学习层次)

课时分配

(56学时)

1. 基本知识


4

(1) 数字逻辑和数字电子技术基本知识

理解

(2) 数制及其转换

理解

(3) 十进制-二进制编码、可靠性编码

掌握

2.逻辑代数基础


12

(1) 逻辑变量及基本逻辑运算,逻辑函数的表示

掌握

(2) 逻辑代数基本定理与规则

掌握

(3) 逻辑函数表达式的形式与变换

掌握

(4) 逻辑函数化简

掌握

3. 集成门电路与触发器


8

(1) 数字集成电路分类

了解

(2) 半导体器件的开关特性

了解

(3) 逻辑门电路基本分类和特性

掌握

(4) 基本R-S触发器的结构分析

掌握

(5) 常用各种钟控触发器特征

掌握

4. 组合逻辑电路


8

(1) 组合逻辑电路分析

掌握

(2) 组合逻辑电路的设计

掌握

(3) 组合逻辑电路的险象分析

掌握

5. 同步时序逻辑电路


12

(1) 时序逻辑电路的结构和分类以及描述方法

掌握

(2) 同步时序逻辑电路的分析方法

掌握

(3) 原始状态图、原始状态表的绘制

掌握

(4) 完全确定状态表的化简

掌握

(5) 不完全确定状态表的化简

掌握

(6) 状态编码

掌握

(7) 确定激励函数和输出函数,画成状态图

掌握

(8) 同步时序电路设计应用举例

了解

6. 中规模通用集成电路及其应用


8

(1) 二进制并行加法器

掌握

(2) 译码器和编码器

掌握

(3) 多路选择器和多路分配器

了解

(4) 集成计数器

掌握

(5) 集成寄存器

理解


7. 可编程逻辑器件


4

(1) PLD器件发展、结构、电路表示法和分类

理解

(2) 可编程只读存储器(PROM

掌握

(3) PLAPALGAL

了解

(4) 在系统可编程逻辑器件

了解

六、考核办法

成绩评定

比例(%)

说明

1、平时成绩

50

(1), (3)

2、期末考试

50

(2), (3)

(1)平时成绩的50分主要考核点

①课堂考勤:每缺课1次扣1分,迟到1次扣0.5分,最多扣5分,满分5分;

.随堂测验:随堂测验3次,每次5分,学生课外向老师提问每次1分(最多5分,但考试90分以上者自动得5分),检查实验准备5次,每次1分;

③课程作业:作业中每完成1个程序得1分(最多20分);

④独立完成所有课题实验(需要现场设计搭线完成,含设计、硬件实现、调试通过),平时成绩能确保总评成绩60分以上,不受其它条款的限制。

(2)期末考试主要考核学生的电路分析与设计能力

①考试题型一般为4种:选择题(占20%左右),填空题(占15%左右),简答题(占20%左右),电路分析与设计题(占45%左右);

②考试时间为120分钟,卷面为百分制。

(3)平时成绩和期末考试成绩都必须50分(百分制)以上,才能累加总评成绩,否则总评成绩不及格。

七、教材与参考资料

1、教材

欧阳星明、于俊清编著,数字逻辑(第四版),华中科技大学出版社, 20092月第4

2、参考资料

(1)林红 张士军 周鑫霞 编著,数字电路与逻辑设计,清华大学出版社20094月第2

(2) 刘培植 编著,数字电路与逻辑设计,北京邮电大学出版社20131月第1

(3) 徐秀平等编著,数字电路与逻辑设计,电子工业出版社,20107

(4)Charles H. RothJr著,Fundamentals of Logic Design(第五版),机械工业出版社,200310月第1

附:课程英文描述

Digital Circuits and Logic Design

This course is told us how to apply switching theory to solution of logic design problems. It does not overemphasize the mathematics of switching theory, but it does present the theory that is necessary for understanding the fundamental concepts of logic design.

The course will cover the Boolean algebra, which is the basic mathematical tool needed to analyze and synthesize an important class of switching circuits, analysis and design of the combinational circuit ,Flip-Flops, analysis and design of the clocked sequential circuit, design counters, adders, sequence detectors, and similar circuits.


留言板 Message Board
条留言  共

  • 参与互动
    Interaction

  • 扫码加入课程
    Scan QR Code
教学资源Resources ...
教学队伍Teaching Members
  • 殷建军
    博士
    华南农业大学
  • 黄琼
    教授、博士生导师、院长
    华南农业大学
需要验证您的身份,请输入请求信息:
  • 学号号:
  • 班级选择:
  • 附注信息:

扫一扫二维码,快速加入本课程!

放大二维码 查看使用方法
课程
引导